# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### **PCT**


#### 世界知的所有権機関 国際事務局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 WO98/18209 (11) 国際公開番号 A1 H03M 13/12 (43) 国際公開日 1998年4月30日(30.04.98) PCT/JP97/03858 (81) 指定国 (21) 国際出願番号 JP, US. (22) 国際出願日 1997年10月23日(23.10.97) 添付公開書類 国際調査報告書 (30) 優先権データ 特願平8/282751 1996年10月24日(24.10.96) JP (71) 出願人(米国を除くすべての指定国について) ソニー株式会社(SONY CORPORATION)[JP/JP] 〒141 東京都品川区北品川6丁目7番35号 Tokyo, (JP) (72) 発明者;および (75) 発明者/出願人(米国についてのみ) 村山 淳(MURAYAMA, Jun)[JP/JP] 〒141 東京都品川区北品川6丁目7番35号 ソニー株式会社内 Tokyo, (JP) (74) 代理人 弁理士 小池 晃, 外(KOIKE, Akira et al.) 〒105 東京都港区虎ノ門二丁目6番4号 第11森ビル Tokyo,

DEVICE AND METHOD FOR VITERBI DECODING (54)Title:

ビタビ復号装置及びビタビ復号方法 (54)発明の名称



(57) Abstract

A branch metric calculation circuit (21) calculates branch metric based on an input signal and an ACS circuit (22) performs ACS processing for outputting state metric by selecting a path having high likelihood based on the branch metric, and stores the selected information obtained as a result of the ACS processing in a path memory circuit (25). Then, a normalization circuit (23) normalizes all state metric based on whether or not the only one state metric outputted as a result of the above-mentioned ACS processing is equal to or larger than a preset value, and stores the normalized state metric in a state metric storing circuit (24), and a maximum likelihood decoding and discriminating circuit (26) performs maximum likelihood discrimination for selecting the maximum likelihood path based on the selected information stored in the path memory circuit (25). Therefore, the circuit scale of the normalization circuit (23) which normalizes state metric can be reduced and the speed of viterbi decoding operations can be increased.

#### (57) 要約

入力信号に基づいてブランチメトリック計算回路21によりブランチメトリックを算出し、このブランチメトリックに基づいて尤度の高いパスを選択してステートメトリックを出力するACS処理をACS回路22により行い、このACS処理により得られた選択情報をパスメモリ回路25に記憶しておき、上記ACS処理によって出力されるただ1つのステートメトリックが予め定めた設定値以上であるか否かに基づいて正規化回路23により全てのステートメトリックの正規化処理を行い、正規化されたステートメトリックをステートメトリック記憶回路24に記憶し、上記パスメモリ回路25に記憶した選択情報に基づいて最尤復号判定回路26により最尤パスを選択する最尤復号判定処理を行う。これにより、ステートメトリックの正規化を行う正規化回路の回路規模を縮小すると共に、ビタビ復号動作の高速化を図る。

1

#### 明 細 書

#### ビタビ復号装置及びビタビ復号方法

#### 技 術 分 野

この発明は、畳み込み符号の最尤復号に使用されるビタビ復号装置及びビタビ復号方法に係り、詳しくは、ステートメトリックの正規化を行う正規化回路の回路規模を縮小すると共に、復号動作の高速化を図ったビタビ復号装置及びビタビ復号方法に関するものである。

#### 背 景 技 術

従来より、畳み込み符号を復号する方式の1つとして、ビタビ復 号方式が知られている。このビタビ復号方式は、畳み込み符号に対 する最尤復号方式であり、送信側のエンコーダから生成され得る符 号系列の中から、受信された符号系列に最も近い系列 (これを最尤 パスという)を選ぶことで誤り訂正を行う。

ビタビ復号装置では、送信側から伝送路を通じて受信されたデータが入力されると、送信側のエンコーダから生成され得る符号系列の中から、受信された符号系列に最も近い系列(これを最尤パスという)を選んで、この選択内容に基づいて復号データを生成する。

すなわち、ビタビ復号装置では、受信データが入力されると、この受信データのブランチメトリックをブランチメトリック計算回路により計算し、この計算結果(ブランチメトリック)をACS(Add Compare Select)回路へ供給する。そして、ACS回路は、ブランチメトリック計算回路から供給されるブランチメトリックとステートメトリック記憶回路から供給されるステートメトリック(累積和)に基づいて、ある状態に合流する2本のそれぞれのパスに対し、受信信号とパスとのハミング距離(ブランチメトリック)と、それまでのブランチメトリックのステートメトリックを加算して比較し、この比較結果に基づいて尤度の高いものを選択して、この選択内容をパスメモリ回路へ供給すると共に、新たに得られたステートメトリックを正規化回路へ供給する。

ここで、図1はビタビ復号における遷移ダイアグラムの一例を示す説明図である。拘束長が"3"の場合、各タイムスロット毎に、ある状態に合流する2本のそれぞれのパスに対し、受信信号とパスとのブランチメトリックと、それまでのブランチメトリックのステートメトリックとが加算されて比較され、この比較結果に基づいて尤度の高いものが選択される。

正規化回路は、ACS回路から出力されるステートメトリックを正規化して、予め設定されている範囲内の値にし、これをステートメトリック記憶回路へ供給する。ステートメトリック記憶回路は、正規化回路から供給される正規化されたステートメトリックを記憶し、これをACS回路へ戻す。また、パスメモリ回路は、ACS回路から出力される選択内容を記憶して、これを最尤復号判定回路へ供給する。最尤復号判定回路は、パスメモリ回路に記憶されている

選択内容に基づいて最尤のパスを判定して復号データを生成し、生成した復号データを出力する。

従来のビタビ復号装置では、例えば図2に示すような構成の正規 化回路10が使用されていた。この正規化回路10は、最小値計算 回路11と、複数の減算回路12とから構成されている。最小値計 算回路11には、状態数分のステートメトリックが入力される。最 小値計算回路11は、入力された全てのステートメトリックの中で の最小値を計算し、最小ステートメトリックを出力する。各減算回 路12は、各入力ステートメトリックから最小ステートメトリック を減算して、減算結果を正規化ステートメトリックとして出力する。 ところで、このようなビタビ復号装置では、正規化回路において ACS回路から送られてくる全てのステートメトリックの中から最 小値を求め、求めた最小値を補正値として出力し、この補正値を各

一般に、ビタビ復号においては、誤り訂正能力を高めるために符号の拘束長Kを大きくする。符号の拘束長Kに対して状態数は2<sup>K-1</sup>となる。このため、正規化回路において、毎タイムスロット、2<sup>K-1</sup>個のステートメトリックの中から最小値を計算する処理が必要となる。

ステートメトリックから減算することによって正規化を行い、正規

化されたステートメトリックを得ている。

ACS回路から正規化回路、ステートメトリック記憶回路を経てACS回路へ戻るフィードバックループ中で、2<sup>k-1</sup> 個のステートメトリックの中から最小値を検出するという時間のかかる処理を行うことは、ビタビ復号装置全体の動作速度を低下させることになる。また、正規化処理をステートメトリックとステートメトリック中

の最小値との減算によって行うため、拘束長Kを大きくした場合、 上記正規化回路 1 0 では、 2 <sup>K-1</sup> 個の減算回路 1 2 が必要となり、 回路規模が増大する。

この発明は、上述した課題を解決するためになされたもので、回路規模が小さくかつ高速動作が可能なビタビ復号装置を提供することを目的とする。また、この発明は、上述した課題を解決するためになされたもので、回路規模が小さくかつ高速動作を可能とするビタビ復号方法を提供することを目的とする。

#### 発明の開示

図3は、全てのステートにおいてステートメトリックの最上位ビット (MSB) が論理「1」であることを検知した場合に最上位ビットを反転させる正規化処理の説明図である。全てのステートにおいてステートメトリックの最上位ビット (MSB) が論理「1」であることは、ステート数分の入力を有する論理積回路を用いることで検知できる。さらに、最上位ビット (MSB) を反転させることで正規化処理を行う方式は、構成が簡単で正規化処理が容易である。

ここで、図4を参照してステートメトリックの性質を説明する。 この図4では、あるタイムスロットにおいて、全てのステートの中 で、ステートメトリックが最小となるステートをSとする。さらに、 メモリ数m分のタイムスロット進むと、かつてのステートSから現 時点での全てのステートに到達するパスが通じる。ビタビ復号装置 のメトリックが小さい方を選択するというアルゴリズムによって、 タイムスロットT+mにおいてパスメモリ回路に入っているメトリック値は、ステートSから来るパスのメトリック値又はそれよりも小さい値である。

今、タイムスロットTにおけるステートSのメトリック値をmin、メモリ数m分のタイムスロット進む間に加わるメトリックの値の幅を0~Bmaxとすると、タイムスロットT+mにおける全てのステートのステートメトリック値は、

 $m i n \sim m i n + B m a x$ 

の間に収まる。すなわち、あるタイムスロットにおけるステートメ トリック値は、常に幅Bmax内に収まっている。

あるタイムスロットにおいて、1つのステートのステートメトリックVを取り出して、同じタイムスロットにおける他のステートメトリックとの関係を見た場合、ステートメトリック値が常に幅Bmax内に収まっていることから次のことが言える。

あるステートのステートメトリック: V 他のステートのステートメトリック: V'

 $V - B m a x \leq V' \leq V + B m a x$ 

すなわち、あるタイムスロットにおいて、1つのステートのステートメトリック V を見ると、他のステートのステートメトリックは V ± B m a x の間にあることが分かる。

本発明では、この性質を、ステートメトリック記憶回路に格納されている複数のステートメトリックの最上位ビット(MSB)が全て論理「1」であることの検知に用いる。

ステートメトリック記憶回路をn ビットとすると、最上位ビット (MSB) が表す値は、2 \*\* ' となる。ここで、あるステートメト

リックVをとったとき、

 $V \ge 2^{n-1} + B m a x$ 

であったとすると、前述のステートメトリックの性質から、他のス テートメトリックV'はV±Bmaxの間、つまり、

 $V - B m a x \le V$ '  $\le V + B m a x$ 

であることから、

 $2^{n-1} \le V'$ 

であることが言える。これは、全てのステートメトリックの値が、 2"-'以上、すなわち、最上位ビット (MSB) が論理「1」であ ることを示している。

よって、ある1つのステートのステートメトリックが2<sup>n-1</sup> +B max以上である状態を検知することによって、正規化処理が必要であることが分かる。

したがって、全てのステートにおいてステートメトリックの最上位ビットが論理「1」であること(全ステートメトリックの最上位ビット(MSB)の論理積をとる)によって正規化処理が必要であることを検知する方式は、1つのステートのステートメトリックが2<sup>11-1</sup> + Bmax以上である状態を検知する方式によって代替することができる。

次にステートメトリック記憶回路のメモリサイズを検討する。前 提条件は次の3つである。

(条件1) 1タイムスロットの間に加わるメトリックの幅 : 0~b

(条件2) メモリ数m分のタイムスロットの間に加わるメトリックの幅 : 0~Bmax

(条件3) 正規化は、数個(1~全て)のステートが、一定値M 以上であることを検知した時に行われる。

考え方は次の通りである。

- (1) あるタイムスロットにおいて正規化が必要であると検知されたとする。
- (2) 1 タイムスロット前では、監視されていたステートの内、少なくとも 1 つのメトリック値は、M-b からM-1 までの間にあったはずである。
- (3) 1 タイムスロット前にM-b からM-1 までの値をとっていたステートのメトリック値は、 $0\sim b$  の間の値を1 タイムスロットの間に加えられることによって、 $M\sim M-1+b$  の間の値になったと考えられる。
- (4)この時の他のステートのメトリックの最大値は、M-1+b にさらにBmaxを加えた値、つまり、M-1+b+Bmax以下である。
- (5) よって、オーバーフローを起こさないためには、ステートメトリック記憶回路(ステートメトリックメモリ)のメモリサイズは、M-1+b+B max以上であることが必要である。

次に、全ステートメトリックの最上位ビット (MSB) の論理積をとる方式と、1つのステートのステートメトリックが 2<sup>n-1</sup> +B max以上である状態を検知する方式と、従来の最小値検出方式との3方式において、どれだけの大きさのパスメモリを必要とするかを考察する。

(方式1) 全ステートメトリックの最上位ビットの論理積をとる

方式

ステートメトリックメモリが n ビットであるとすると、この方式 1 では、全てのステートメトリックメモリに格納されているメトリック値が、 2 °-1 以上であることを見ていることに相当する。

各タイムスロット毎にこの検知方式を行っているとし、1タイムスロットに加わるメトリックの値の幅を0~bとし、メモリ数分のタイムスロットに加わるメトリックの値の幅を0~Bmaxとした場合、正規化が必要であると検知されたタイムスロットにおける最小メトリック値が、どの程度の値の幅を持つのかを考える。

まず、正規化が必要であると検知されたタイムスロットよりも1タイムスロット前においては、ステートメトリックメモリの内の少なくとも1つは最上位ビット(MSB)は論理「1」でなかったはずである。そして、次のタイムスロットにおいて、正規化が必要であると検知されたことによって、1タイムスロットの間に0~bの範囲にあるメトリック値が加えられ、最上位ビット(MSB)が論理「0」から論理「1」へ変化したと考えられる。

よって、正規化が必要であると検知されたタイムスロットよりも 1タイムスロット前において、ステートメトリックメモリの中で最 上位ピット(MSB)が論理「O」であるメトリックのとり得る値 は、

 $2^{n-1} - b \sim 2^{n-1} - 1$ 

であったことが分かる。

1 タイムスロット間に 0 ~ b のメトリックが加えられることによって最上位ビット (MSB) が論理「1」になるわけであるから、

最上位ピット (MSB) が論理「1」になった時にとる値の範囲は、 2<sup>n-1</sup> ~2<sup>n-1</sup> - 1 + b となる。

すなわち、正規化が必要であることが検知されたタイムスロット における全ステートメトリックメモリ中での最小メトリック値の範 囲は、 $2^{n-1} \sim 2^{n-1} - 1 + b$  である。

ステートメトリックの性質からあるタイムスロットにおけるステートメトリック値は、常に幅Bmax内に収まっていることが分かっているので、全ステートメトリックメモリ中のメトリック値(ステートメトリック)の最大値は、最小メトリック値の最大2<sup>n-1</sup> ー1+bにBmaxを加えた2<sup>n-1</sup> ー1+b+Bmax以内であることが分かる。つまり、ステートメトリックメモリのメモリサイズがこれ以上であればオーバーフローを起こさない。

ステートメトリックメモリの最大値は2°-1であるので、必要な条件は

 $2^n-1 \ge 2^{n-1}-1+b+B$  m a x となる。ここで、B m a x = b・mであることを考慮に入れて、ステートメトリックメモリのビット数 n についてまとめると、

 $2^{n} - 2^{n-1} \ge b + b \cdot m$   $2^{n-1} \ge (m+1) b$   $n-1 \ge 1 \circ g_{2} (m+1) b$   $n \ge 1 \circ g_{2} (m+1) b + 1$ 

となる。

例えば、DVB規格では、メモリ数mが6、1タイムスロットに 加わる最大メトリックbが14 (7×2)であるから、必要なステ ートメトリックメモリのビット数nは、

 $n \ge 1 \circ g_2 (6+1) \times 14+1$ 

 $n \ge 1 \circ g_2 98 + 1$ 

 $n \ge 7.61$ 

となり、8ビットが必要である。

(方式2) 1 つのステートのステートメトリックが 2 <sup>n-1</sup> + B m a x 以上である状態を検知する方式

正規化が必要であると検知されたタイムスロットよりも1タイム スロット前において、注目しているステートのメトリック値がとる 値の範囲は、

2 <sup>n-1</sup> + B m a x − b ~ 2 <sup>n-1</sup> + B m a x − 1 である。

1 タイムスロット間に、 $0 \sim b$  のメトリックを加えられたことに よって値が  $2^{n-1}$  + B m a x 以上になるわけであるから、正規化が 必要であると検知されたタイムスロットにおいてとる値の範囲は、

 $2^{n-1} + B m a x \sim 2^{n-1} + B m a x - 1 + b$ となる。

ステートメトリックメモリのメモリサイズの条件を求めるために、 この時の他のステートにおけるメトリックの最大値について考える と、注目ステートのメトリック値にBmaxを足した値である

 $2^{n-1} + B m a x - 1 + b + B m a x = 2^{n-1} + 2 B m a x + b$ 

よりも小さい。つまり、ステートメトリックメモリのメモリサイズ

がこれ以上であれば、オーバーフローは起こさない。ステートメト リックメモリの最大値は2"-1であるので、必要な条件は、

 $2"-1 \ge 2"^{-1} + 2 B m a x + b - 1$ となる。

ここで、Bmax=b・mであることを考慮に入れて、ステート メトリックメモリのビット数についてまとめると、

$$2^{n} - 2^{n-1} \ge 2 \times b \cdot m + b$$

$$2^{n-1} \ge (2m+1) b$$

$$n-1 \ge l \circ g_{2} (2m+1) b$$

$$n \ge l \circ g_{2} (2m+1) b + 1$$

となる。

例えば、DVB規格では、メモリ数mが6、1タイムスロットに加わる最大メトリックbが14(7×2)であるから、必要なステートメトリックメモリのビット数nは、

$$n \ge 1 \text{ o g }_2 \quad (2 \times 6 + 1) \times 1 \quad 4 + 1$$
 $n \ge 1 \text{ o g }_2 \quad 1 \quad 8 \quad 2 + 1$ 
 $n \ge 8 \quad 5 \quad 1$ 

となり、9ビットが必要である。

(方式3) 従来の最小値検出方式(全ステートメトリックメモリ中の最小値を検出し、検出した最小値を減算することで正規化を行う方式)

正規化が行われるタイムスロットよりも1タイムスロット前では、 1タイムスロット前での最小値減算の正規化処理によって必ずメト リック値 0 を持つステートがある。これから1タイムスロット経過した時の最小メトリックは、1タイムスロット前にメトリック値 0 を持っていたステートのメトリックに 0 ~ b を足した値よりも小さい。よって、値の存在する範囲は、0 ~ b の間であることが言える。

ステートメトリックメモリのメモリサイズの条件を求めるために、この時の他のステートにおけるメトリックの最大値を考えると、最小値メトリックにBmaxを足した値の最大であるb+Bmaxよりも小さい。つまり、ステートメトリックメモリのメモリサイズがこれ以上であれば、オーバーフローを起こさない。

ステートメトリックメモリの最大値は2°-1であるので、必要な条件は、

 $2^{n} - 1 \ge b + B m a x$ 

となる。ここで、 $B m a x = b \cdot m$ であることを考慮に入れて、ステートメトリックメモリのビット数についてまとめると、

 $2^{n} \ge b + b \cdot m + 1$ 

 $n \ge 1 \circ g_2 \{ (m+1) b + 1 \}$ 

となる。

例えば、DVB規格では、メモリ数mが6、1タイムスロットに加わる最大メトリックbが14(7×2)であるから、必要なステートメトリックメモリのビット数nは、

 $n \ge 1 \circ g_2 \{ (6+1) \times 14 + 1 \}$ 

 $n \ge l \circ g_2 \circ 99$ 

 $n \ge 6.63$ 

となり、7ピットが必要である。

ここで、それぞれの方式で必要とされるステートメトリックメモ

リのピット数nを、ビット数nの少ない順に並べると、

(方式3) 従来の最小値検出方式

 $n \ge 1 \circ g_2 \{ (m+1) b+1 \}$ 

DVBでは7ビット

(方式1)全ステートメトリックの最上位ビットの論理積をとる方 式

 $n \ge l \circ g_2 \quad (m+1) \quad b+1$ 

DVBでは8ビット

(方式2) 1つのステートのステートメトリックが2n-1 + B m a x 以上である状態を検知する方式 (方式1の代替方式)

 $n \ge 1 \circ g_2 \quad (2m+1) \quad b+1$ 

DVBでは9ビット

となる。

次に、DVBの規格における正規化回路を、1つのステートのステートメトリックが2<sup>n-1</sup> + Bmax以上である状態を検知する方式 (代替方式) について考える。DVB規格では、メモリ数mは6、1タイムスロットに加わるメトリックの最大値bは14(7×2)、メモリ数分のタイムスロットに加わるメトリックの最大値Bmaxは84(14×6)である。

まず、ステートメトリックメモリのビット数が 9 ビット必要であることは、前述の通りである。問題となるのは正規化が必要であることを検知する回路であるが、これはあるステートのメトリック値が  $2^{n-1}$  + B m a x = 256+84=340以上であることを検知する回路となる。

前述したように、あるステートの値がM以上であることを検知し

て正規化を行う場合、その時の他のステートメトリック値の上限は、M-1+b+Bmax、つまりDVBの場合ではM+97になる。今、Mを384とすると、 $384 \ge 340$ であるから正規化を行ってもよい条件に合致し、なおかつ、M+97=481であるから、ステートメトリックメモリのメモリサイズ $2^9-1=511$ 以内に全てのメトリックの値が収まることになる。

このように、一般に任意のタイムスロットにおけるステートメト リックの値は、符号化器の構成によって決まるある値B以内の範囲 しかとり得ないことが分かっている。これにより、予め正規化によ って減算する値Wを決めると、1つのステートの値がB+Wである ことを確認するだけで、他の全てのステートメトリックの値がW以 上であることが分かり、Wを減算することによる正規化が行える。 ここで、Wを予め減算しやすい値に設定しておくと、減算回路の構 成が簡略化ができ回路規模を小さくできる。例えば、Wをステート メトリックの最上位ビットに相当する値に設定すると、ステートメ トリックからWを減算する処理は、最上位ビットの反転のみになる。 そこで、この発明では、従来の問題点を課題を解決するために、 上述したステートメトリックの性質を利用し、ステートメトリック の正規化を行う正規化回路において、ただ1つのステートメトリッ クが予め定めた設定値以上であるか否かに基づいて、全てのステー トメトリックの正規化を最上位ビットの反転、又は、予め定めた値 の減算で行う。

すなわち、本発明に係るビタビ復号装置は、入力信号に基づいて ブランチメトリックを計算するブランチメトリック計算回路と、上 記ブランチメトリック計算回路で計算されたブランチメトリックに 基づいて尤度の高いパスを選択してステートメトリックを出力する A C S 回路と、この A C S 回路によって得られた選択情報を記憶するパスメモリ回路と、上記 A C S 回路から出力されたステートメトリックを正規化する正規化回路と、この正規化回路で正規化されたステートメトリックを記憶するステートメトリック記憶回路と、上記パスメモリ回路の記憶内容に基づいて最尤パスを選択する最尤復号判定回路とを有するビタビ復号装置であって、上記正規化回路において、上記 A C S 回路から出力されるただ1つのステートメトリックが、予め定めた設定値以上であるか否かに基づいて、全てのステートメトリックの正規化処理を行うことを特徴とする。

本発明に係るビタビ復号装置において、上記正規化回路は、例えば、上記ステートメトリックの最上位ビットと最上位ビットより下位の数ビットとの論理積をとることによって、全てのステートメトリックの正規化処理を行う際の、ステートメトリックが予め定めた設定値以上であるか否かの判断を行う。

また、本発明に係るビタビ復号装置において、上記正規化回路は、 例えば、全てのステートメトリックの最上位ビットを反転させるこ とによって、上記正規化処理を行う。

また、本発明に係るビタビ復号装置において、上記正規化回路は、 例えば、上記正規化処理を全てのステートメトリックから予め定め た値を減算することによって行う。

また、本発明に係るビタビ復号装置において、上記正規化回路は、例えば、上記ステートメトリックの最上位ビットと最上位ビットより下位の数ピットとの論理和をとることによって、上記正規化処理を行う際の、上記ステートメトリックが予め定めた設定値以上であ

るか否かの判断を行う。

さらに、本発明に係るビタビ復号装置において、上記正規化回路 は、全てのステートメトリックから予め定めた値を減算することに よって上記正規化処理を行う。

このように、ただ1つのステートメトリックが予め定めた設定値以上であるか否かを判断する処理と、最上位ビットの反転又は予め定めた値を減算することによる正規化処理との2つの簡便な処理によって、正規化処理を行うことができる。従来のビタビ復号装置の正規化回路のように、最小値検出処理と検出した最小値を減算する処理とを組み合わせた構成に比べ、この発明に係るビタビ復号装置は、回路規模を小さくできると共に、高速動作が可能となる。

また、本発明に係るビタビ復号方法は、入力信号に基づいてプランチメトリックを算出し、このプランチメトリックに基づいて尤度の高いパスを選択してステートメトリックを出力するACS処理を行い、このACS処理により得られた選択情報を記憶しておき、上記ACS処理によって出力されるただ1つのステートメトリックが予め定めた設定値以上であるか否かに基づいて全てのステートメトリックの正規化処理を行い、正規化されたステートメトリックを記憶し、上記記憶した選択情報に基づいて最尤パスを選択する最尤復号判定処理を行うことを特徴とする。

本発明に係るビタビ復号方法では、例えば、ステートメトリックの最上位ビットと最上位ビットより下位の数ビットとの論理積をとることによって、上記正規化処理を行う際の、1つのステートメトリックが予め定めた設定値以上であるか否かの判断を行う。

また、本発明に係るビタビ復号方法では、例えば、ステートメト

上記正規化処理を行う。

リックの全ての最上位ビットを反転させることによって、上記正規 化処理を行う。

また、本発明に係るビタビ復号方法では、例えば、全てのステートメトリックから予め定めた値を減算することによって、上記正規 化処理を行う。

また、本発明に係るビタビ復号方法では、例えば、ステートメト リックの最上位ビットと最上位ビットより下位の数ビットとの論理 和をとることによって、上記正規化処理を行う際の、1つのステー トメトリックが予め定めた設定値以上であるか否かの判断を行う。 さらに、また、本発明に係るビタビ復号方法では、例えば、全て のステートメトリックから予め定めた値を減算することによって、

#### 図面の簡単な説明

図1は、ビタビ復号における遷移ダイアグラムの一例を示す説明 図である。

図2は、従来のビタビ復号装置における正規化回路の構成例を示すブロック構成図である。

図3は、全てのステートにおいてステートメトリックの最上位ビットが1であることを検知した場合に最上位ビットを反転させる正規化処理の説明図である。

図4は、ステートメトリックの性質を示す説明図である。

図5は、この発明に係るビタビ復号装置の構成例を示すブロック

構成図である。

図6は、この発明に係るビタビ復号装置における正規化回路の構成例を示すブロック構成図である。

図7は、正規化検知回路の第1の構成例を示す回路構成図である。

図8は、正規化検知回路の第2の構成例を示す回路構成図である。

図9は、正規化検知回路の第3の構成例を示す回路構成図である。

図10は、正規化検知回路の第4の構成例を示す回路構成図である。

図11は、正規化処理回路の構成例をブロック構成図である。

図12は、メトリック正規化回路の第1の構成例を示す回路構成 図である。

図13は、メトリック正規化回路の第2の構成例を示す回路構成図である。

図14は、この発明に係るビタビ復号装置の他の構成例を示すブロック構成図である。

#### 発明を実施するための最良の形態

以下、本発明を実施するための最良の形態を図面を参照しながら 詳細に説明する。

この発明に係るビタビ復号装置は、例えば図5に示すように構成される。この図5に示したビタビ復号装置20は、プランチメトリック計算回路21と、ACS (Add Compare Select) 回路22と、正規化回路23と、ステートメトリック記憶回路24と、パスメモ

リ回路25と、最尤復号判定回路26とからなる。

正規化回路23は、図6に示すように、正規化検知回路31と、 正規化処理回路32とからなる。

正規化検知回路31は、入力ステートメトリックの内1つのステートメトリックを入力とし、それが予め定めた設定値W以上であるか否かを判断する。正規化検知回路31は、入力ステートメトリックが設定値W以上であった場合、正規化検知信号として論理「1」を出力し、そうでない場合は論理「0」を出力する。また、正規化処理回路32は、正規化検知信号が論理「0」の場合は、入力ステートメトリックをそのまま正規化ステートメトリックとして出力し、正規化検知信号が論理「1」の場合は、最上位ビットの反転、又は、予め定めた値を減算することで正規化処理を行って、正規化されたステートメトリックを出力する。

図8は正規化検知回路31の第2の構成例を示す回路構成図である。入力された1つのステートメトリック信号 s ビットの内、最上位ビット信号D1と、最上位ビット(MSB)より下位の合計mビットの信号D1~Dmの論理積が論理積回路42によってとられ、論理積出力が正規化検知信号として出力される。この構成によって、

ステートメトリックが 2 · · · + 2 · · · · + 2 · · · · 以上の値である時に、正規化検知信号として論理「1」が出力される。

図9は正規化検知回路31の第3の構成例を示す回路構成図である。入力された1つのステートメトリック信号s ピットの内、最上位ビット信号D1と、最上位ビット(MSB)より1つ下の信号D2との論理和が論理和回路43によってとられ、論理和出力が正規化検知信号として出力される。この構成によって、ステートメトリックが2<sup>1-2</sup> 以上の値である時に、正規化検知信号として論理「1」が出力される。

図10は正規化検知回路31の第4の構成例を示す回路構成図である。入力された1つのステートメトリック信号 s ビットの内、最上位ビットと最上位ビット (MSB) より下位の合計mビットの信号D1~Dmの論理和が論理和回路44によってとられ、論理和出力が正規化検知信号として出力される。この構成によって、ステートメトリックが2<sup>1-m</sup> 以上の値である時に、正規化検知信号として論理「1」が出力される。

図11は正規化処理回路32のブロック構成図である。入力されたステートメトリックは、正規化検知信号に基づいて正規化を行うメトリック正規化回路501~50nによって正規化が行われ、正規化メトリックとして出力される。

図12はメトリック正規化回路501~50nの第1の構成例を示す回路構成図である。セレクト回路51は、正規化検知信号の論理レベルが0の場合、最上位ビット信号D1をそのまま正規化最上位ビット信号QD1として出力し、正規化検知信号が論理「1」の場合、反転回路52によって反転された反転最上位ビット信号ND

1を正規化最上位ビット信号QD1として出力する。

図12に示したメトリック正規化回路501~50nは、入力ステートメトリック信号sビットの内の最上位ビット (MSB) より下位のs-1ビットと正規化最上位ビット信号QD1とをあわせて、正規化ステートメトリック信号として出力する。正規化検知信号が論理「1」である場合、図8に示したメトリック正規化回路501~50nで行われる処理は、ステートメトリックから2・・・の減算を行うことに相当する。

図13はメトリック正規化回路501~50nの第2の構成例を示す回路構成図である。入力されたステートメトリックの最上位ビット信号D1と、最上位ビット(MSB)より下位の1ビットの信号D2は、反転回路53、2個の論理積回路54,55、論理和回路56、2個のセレクト回路57,58からなる論理回路によって正規化が行われ、下位のs-2ビットとあわせて、正規化ステートメトリック信号として出力される。

第1の論理積回路54は、最上位ビット信号D1と最上位ビット (MSB) より下位の1ビットの信号D2との論理積をとって出力する。第1の論理積回路54の論理積出力は、第1のセレクタ回路の他方の入力端子(1と記した端子)へ供給されると共に、論理和回路56の一方の入力端子へ供給される。反転回路53は、最上位ビット信号D1を反転させて反転最上位ビット信号を第2の論理積回路55の一方の入力端子へ供給する。第2の論理積回路55は、反転最上位ビット信号と最上位ビット(MSB)より下位の1ビットの信号D2との論理積をとって、論理積出力を論理和回路56の 他方の入力端子へ供給する。論理和回路56の論理和出力は第2の

\$4

セレクタ回路 5 8 の他方の入力端子 (1 と記した端子) へ供給される。第1 のセレクタ回路 5 7 の一方の入力端子 (0 と記した端子) には、最上位ビット信号 D 1 が供給される。第2 のセレクタ回路 5 8 の一方の入力端子 (0 と記した端子) には、最上位ビット (MSB) より下位の1 ビットの信号 D 2 が供給される。

各セレクタ回路57,58は、正規化検知信号が論理「0」の場合、一方の入力端子(0と記した端子)に供給されている信号を選択して出力し、正規化検知信号が論理「1」の場合、他方の入力端子(1と記した端子)に供給されている信号を選択して出力する。

正規化検知信号が論理「1」である場合、図13に示したメトリック正規化回路501~50nで行われる処理は、ステートメトリックから $2^{1-2}$ の減算を行うことに相当する。

このように、この実施の形態においては、ステートメトリックの 正規化を行う正規化回路23において、ただ1つのステートメトリ ックが予め定めた設定値以上であるか否かに基づいて、全てのステ ートメトリックの正規化を、最上位ビット (MSB)の反転、又は、 予め定めた値の減算によって行う構成としているので、回路規模が 小さく、高速に動作するビタビ復号装置20を実現することができ る。

特に、正規化回路23中の正規化検知回路31と正規化処理回路32を、図7に示した正規化検知回路41の第1の構成例と図11,図12に示した正規化処理回路42の構成例とを組み合わせて用いた場合、正規化検知回路41は1つの論理積回路で構成でき、正規化処理回路42はセレクト回路51と反転回路52とをステート数分設けることで構成できるので、回路が非常に小規模で、かつ、高

速に動作する回路を実現できる。

図14はこの発明に係る他のビタビ復号装置30のブロック構成 図である。

図14に示すビタビ復号装置30は、上述のビタビ復号装置20における正規化回路23の前段にクリップ回路40を設けたものである。このビタビ復号装置30において、クリップ回路40以外の構成は、上述のビタビ復号装置20と同じなので同一構成要素に同一番号を付して、その詳細な説明を省略する。正規化処理によって減算を行う値Wを非常に小さく設定した場合、正規化回路23によって正規化を行う前に、ステートメトリックのオーバーフローが起こる可能性がでてくる。このような場合、正規化回路23の前段に、ステートメトリックのクリッピングを行うクリップ回路40を設けることで、正規化前に起こるステートメトリックのオーバーフローによる悪影響を抑えることができ、その結果、本実施例で説明した正規化手法を、減算値Wが小さく場合にも適用可能となる。

以上説明したように本発明では、正規化回路並びに正規化処理を、ただ1つのステートメトリックが予め定めた設定値以上であるか否かを判断する処理と、最上位ビット(MSB)の反転又は予め定めた値を減算することによる正規化処理との2つの簡便な処理の組合せで実現したので、従来の最小値検出処理と最小値の減算の組合せによる構成に比べ、回路規模が小さく、高速に動作するビタビ復号装置を実現することができる。

#### 請求の範囲

- 1. 入力信号に基づいてブランチメトリックを計算するブランチメトリック計算回路と、上記ブランチメトリック計算回路で計算されたブランチメトリックに基づいて尤度の高いパスを選択してステートメトリックを出力するACS回路と、このACS回路によって得られた選択情報を記憶するパスメモリ回路と、上記ACS回路から出力されたステートメトリックを正規化回路と、この正規化回路で正規化されたステートメトリックを記憶するステートメトリック記憶回路と、上記パスメモリ回路の記憶内容に基づいて最尤パスを選択する最尤復号判定回路とを有するビタビ復号装置であって、上記正規化回路は、上記ACS回路から出力されるただ1つのステートメトリックが、予め定めた設定値以上であるか否かに基づいて、全てのステートメトリックの正規化処理を行うことを特徴とするビタビ復号装置。
- 2. 上記正規化回路は、全てのステートメトリックの正規化処理を行う際の、ステートメトリックが予め定めた設定値以上であるか否かの判断を、上記ステートメトリックの最上位ビットと最上位ビットより下位の数ビットとの論理積をとることによって行うことを特徴とする請求項1記載のビタビ復号装置。
- 3. 上記正規化回路は、上記正規化処理を全てのステートメトリックの最上位ビットを反転させることによって行うことを特徴とする請求項2記載のビタビ復号装置。
- 4. 上記正規化回路は、上記正規化処理を全てのステートメトリ

ックから予め定めた値を減算することによって行うことを特徴とする請求項2記載のビタビ復号装置。

- 5. 上記正規化回路は、上記正規化処理を行う際の、上記ステートメトリックが予め定めた設定値以上であるか否かの判断を、上記ステートメトリックの最上位ピットと最上位ピットより下位の数ピットとの論理和をとることによって行うことを特徴とする請求項1記載のビタビ復号装置。
- 6. 上記正規化回路は、上記正規化処理を全てのステートメトリックから予め定めた値を減算することによって行うことを特徴とする請求項5記載のビタビ復号装置。
- 7. 入力信号に基づいてブランチメトリックを算出し、このブランチメトリックに基づいて尤度の高いパスを選択してステートメトリックを出力するACS処理を行い、このACS処理により得られた選択情報を記憶しておき、上記ACS処理によって出力されるただ1つのステートメトリックが予め定めた設定値以上であるか否かに基づいて全てのステートメトリックの正規化処理を行い、正規化されたステートメトリックを記憶し、上記記憶した選択情報に基づいて最尤パスを選択する最尤復号判定処理を行うことを特徴とするビタビ復号方法。
- 8. 上記正規化処理を行う際の、1つのステートメトリックが予め定めた設定値以上であるか否かの判断を、ステートメトリックの 最上位ビットと最上位ビットより下位の数ビットとの論理積をとる ことによって行うことを特徴とする請求項7記載のビタビ復号方法。
- 9. 上記正規化処理を、ステートメトリックの全ての最上位ビットを反転させることによって行うことを特徴とする請求項8記載の

ビタビ復号方法。

- 10. 上記正規化処理を、全てのステートメトリックから予め定めた値を減算することによって行うことを特徴とする請求項8記載のビタビ復号方法。
- 11. 上記正規化処理を行う際の、1つのステートメトリックが 予め定めた設定値以上であるか否かの判断を、ステートメトリック の最上位ビットと最上位ビットより下位の数ビットとの論理和をと ることによって行うことを特徴とする請求項7記載のビタビ復号方 法。
- 12. 上記正規化処理を、全てのステートメトリックから予め定めた値を減算することによって行うことを特徴とする請求項11記載のビタビ復号方法。

WO 98/18209 PCT/JP97/03858





FIG.1






FIG.3

WO 98/18209 PCT/JP97/03858





FIG.4






FIG.6




FIG.7




FIG.8







FIG.9




**FIG.10** 




HG.1



Ł



**FIG.13** 



#### INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP97/03858

A. CLASSIFICATION OF SUBJECT MATTER					
Int. C16 H03M13/12					
<u>~</u>	to International Patent Classification (IPC) or to both	national classification and IPC			
	DS SEARCHED  ocumentation searched (classification system followed b	u dessification sumbols)			
	. C1 <sup>6</sup> H03M13/00-13/22	y Classification symbols;			
<del>-</del> :					
	ion searched other than minimum documentation to the	extent that such documents are included in th	e fields searched		
	suyo Shinan Koho	1926 - 1998			
	ai Jitsuyo Shinan Koho  ata base consulted during the international search (name	1971 - 1998			
Electronic o	Fig. DESC COURSTIECH GRAIDE ARE FRIEDERANDES SCELCTO (FROTTICE	of <b>Gath case and, where</b> practicable, search of	erms usea)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where a		Relevant to claim No.		
Y	JP, 04-20530, B2 (Mitsubis		1 - 12		
i	April 3, 1992 (03. 04. 92) Page 3, column 5, lines 35				
		-			
Y	JP, 61-161027, A (Mitsubis) July 21, 1986 (21. 07. 86)		1 - 12		
	Page 4, lower left column,	lines 3 to 20;			
	page 5, upper right column	, line 15 to lower			
	left column, line 9; Figs. (Family: none)	2, 4, 5			
	(ramily: none)	ĺ			
Y	JP, 06-204897, A (Sony Cor)	p.),	3, 9		
	July 22, 1994 (22. 07. 94) Par. Nos. (0020), (0054);	Fig. 5 (Family: none)			
A	Andrew J. Viterbi, Jim K. ( Principles of Digital Comm		1, 7		
	McGraw-Hill, 1979,	unication and coding,			
	p. 259, line 36 to p. 260,	line 20			
Further documents are listed in the continuation of Box C. See patent family annex.					
<ul> <li>Special categories of cited documents:</li> <li>"I later document published after the international filing date or priority date and not in conflict with the application but cited to understand</li> </ul>					
to be of	particular relevance	the principle of theory underlying the			
"L" docume	" earlier document but published on or after the international filing date " document which may throw doubts on priority claim(s) or which is " document which may throw doubts on priority claim(s) or which is				
cited to establish the publication date of another citation or other special reason (as specified)  step when the document is taken alone of the claimed invention cannot be step when the document of particular relevance; the claimed invention cannot be					
"O" document referring to an oral disclosure, use, exhibition or other means  considered to involve an inventive step when the document is combined with one or more other such documents, such combination					
P" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family					
Date of the actual completion of the international search  Date of mailing of the international search report					
January 14, 1998 (14. 01. 98) January 27, 1998 (27. 01. 98)					
Name and mailing address of the ISA/ Authorized officer					
Japanese Patent Office					
Facsimile No.		Telephone No.			

Form PCT/ISA/210 (second sheet) (July 1992)

#### 国際調查報告

国際出願番号 PCT/JP97/03858

		<del></del>		
A. 発明の原	はする分野の分類(国際特許分類(IPC))			
Int.	C1 H03M13/12			
	fった分野 b小限資料(国際特許分類(IPC))			
Int.	C1 H03M13/00-13/22			
最小限資料以外	トの資料で調査を行った分野に含まれるもの			
2	第用新客公報 1926年-1998年			
	《用新案公報 1926年-1998年 《開実用新案公報 1971年-1998年			
IN STATE OF THE ST	目した電子データベース(データベースの名称、	御木には田)を田敷)	-	
国際調金で使用	旧した电子アーダベース(アーダベースの名称、	阿奎に使用した用語)		
C. 関連する				
引用文献の			関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	請求の範囲の番号	
	JP. 04-20530, B2(三菱電気株式会社)3. 4月	1002 (02 04 02)	1-12	
Y	第3頁第5欄第35行~第43行	. 1992 (03. 04. 92)	1 12	
	(ファミリーなし)			
Y	JP, 61-161027, A(三菱電気株式会社)21. 7月   第4頁左下欄第3行~20行,第5頁右上机		1-12	
	第4页在下侧第311°2011,第3页石工们   第2図,第4図,第5図	1 1 1 1 1 1 1 2 2 1 1 1 1 1 1 1 1 1 1 1		
	(ファミリーなし)			
	T 00 004007 4 ()4- Ht-T-A+L) 00 7.7	1004 (00 07 04)	3, 9	
Y	JP,06-204897,A (ソニー株式会社) 22.7月. 段落【0020】,段落【0054】,第5		3, 9	
	(ファミリーなし)	, ia		
			<u> </u>	
X C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献の	ロカテゴリー	の日の後に公表された文献		
「A」特に関連	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ		
60	and the second s	て出願と矛盾するものではなく、	発明の原理又は理	
「E」先行文献ではあるが、国際出願日以後に公表されたも 論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発			1部文献のみで登明	
・ の				
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以			当該文献と他の1以	
文献 (3	里由を付す)	上の文献との、当業者にとって「		
「O」ロ頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
P   国際田原	関目削で、かつ愛先権の主張の基礎となる田原	「&」同一パテントファミリー文献		
国際調査を完	了した日	国際調査報告の発送日		
	14.01.98	21.01.98		
是1 例文 (T) 1 大 4 H	の名称及びあて先	特許庁審査官(権限のある職員)	5K 8732	
国际胸发機関係	D名称及ひめて元 国特許庁(ISA/JP)	特許万番登員(権限のある権員)   稲葉 和生 「印	1 1	
1	郵便番号100	₹		
東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3556				

様式PCT/ISA/210 (第2ページ) (1992年7月)

#### 国際調査報告

国際出願番号 PCT/JP97/03858

用文献の テゴリー*	関連すると認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	Andrew J. Viterbi, Jim K. Omura, Principles of Digital Communication and Coding, McGraw-Hill, 1979, p. 259第36行-p. 260第20行	1, 7
	•	
	·	